| 多通道快速数据栈区的设计 |
| |
| 引用本文： | 邵蓉. 多通道快速数据栈区的设计[J]. 控制工程, 2003, 10(1): 69-71 |
| |
| 作者姓名： | 邵蓉 |
| |
| 作者单位： | 辽宁石油化工大学,信息工程学院,辽宁,抚顺,113001 |
| |
| 摘 要： | 利用在系统可编程逻辑器件ispLSI6192芯片构造 4个双向并独立的 12 8× 9位FIFO高速数据存储栈区 (FIFO) ,并利用芯片内部快速进位逻辑建立快速地址寄存器和地址自动加 1计数器 ,同时利用该芯片的门阵列建立FIFO控制逻辑 ,控制逻辑分别对 4个FIFO栈区进行读写管理控制 ;即将系统的高速数据栈区及其控制逻辑功能做在同一个芯片上 ,从而提高计算机数据管理通信的速度、效率 ,以及提高系统的集成度和降低系统的故障率
|
| 关 键 词： | 多通道快速数据栈区 设计 在系统可编程逻辑器件 地址寄存器 数据存储 计算机 |
| 文章编号： | 1671-7848(2003)01-0069-03 |
| 修稿时间： | 2002-05-21 |
Design of Multiple High Speed Data Memory |
| |
| SHAO Rong. Design of Multiple High Speed Data Memory[J]. Control Engineering of China, 2003, 10(1): 69-71 |
| |
| Authors: | SHAO Rong |
| |
| Abstract: | |
| |
| Keywords: | multiple high speed data memory system programmable logic device address register |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
