用于45nm及以下集成电路工艺的高介电常数绝缘栅材料

金属-氧化物-半导体结构(MOS)是目前电子器件中最重要的器件之一，现代电子技术可以说是建立在MOS器件之上的。随着集成电路技术的不断发展，MOS技术到达了一个关键的转折点. 由于器件尺寸不断缩小, 导致MOS中氧化层厚度相应减小, 电子的隧道穿透效应逐渐显现出来, 引起的棚极-沟道漏电流急剧增大，导致器件发热量增加、性能下降甚至失效，因此限制了MOS器件尺寸的进一步缩小. 当MOS进入65nm工艺时，二氧化硅的厚度已经降至1.2nm(大约相当于5个原子层的厚度)，这样的厚度几乎已经达到了二氧化硅介质层物理极限. 因此，45nm技术及以下工艺不能继续沿用原有的MOS结构与制备技术，必须采用新的结构、新的材料、新的工艺以便进一步缩小MOS器件的尺寸，提高器件的工作速度，降低器件的能耗. 高电介质常数介质膜被业界认为是开发45nm以下硅集成电路芯片技术的关键. 业界普遍认为利用high K绝缘层技术的MOS器件是20世纪60年代MOS晶体管出现以来，晶体管技术发生的最大变化. 2005年以及以后的International technology roadmap for Semiconductors 均把high K技术作为标志性内容之一. 目前国际上有关high K材料与器件的研究比较多，Intel、IBM等已经实现研究成果向生产技术的转移，其中Intel公司在45nm微处理器技术中利用high K绝缘栅技术已经取得突破性进展，并于2007年11月16日发布了一系列利用high K技术的45nm处理器，IBM公司也已经在MOS工艺中实现high K绝缘栅技术. 较以前的MOS工艺，基于high K技术的芯片中晶体管数量成倍增加，栅极漏电流减小了数倍，功耗大幅减小. 根据目前透露的资料，high K绝缘层为Hf基氧化物，但是介质膜的具体成分、结构、制备工艺流程以及与Hf基氧化物配合的金属栅极材料等技术内容目前均属于保密资料. 从国内同行的研究看，目前发表的相关研究文章主要集中在对high K绝缘栅的介绍或综述性评论，实际开展的研究工作很有限. 因此，及时开展对high K绝缘层成分与制备工艺方面的研究，对于我国集成电路制造业跟上国际集成电路技术的发展方向和先进水平、打破国外的技术垄断是非常必要的.

High-K Gate Dielectric Matrials for 45nm CMOS