低功耗超快速CPLD |
| |
引用本文: | 陈恒. 低功耗超快速CPLD[J]. 电子产品世界, 2002, 0(11): 30-31 |
| |
作者姓名: | 陈恒 |
| |
作者单位: | 上海莱迪思(Lattice)半导体公司 |
| |
摘 要: | 最低的动态功耗与超快速的性能传统上,对于有限供电电源的场合,电路设计者在用CPLD(复杂可编程逻辑器件)设计和实现数字电子系统时,最基本的也是最关心的是如何达到低功耗。高性能的计算和通信系统常常有相对较高的功耗,而设计者考虑的是如何以低功耗去降低运作成本,同时又能增强系统的可靠性。CPLD的功耗包括静态功耗和动态功耗。因此,选择低功耗的CPLD器件至关重要。Lattice公司推出的ispMACH4000系列器件以低动态功耗实现在业界领先的速度性能,同时支持界在3.3V与2.5V之间的I/O标准。通过使用0.18mm的电可擦除(E2CMOS)…
|
CPLD with low power consumption and super fast |
| |
Abstract: | |
| |
Keywords: | |
本文献已被 CNKI 万方数据 等数据库收录! |
|