| 基于AD9850的倍频器设计 |
| |
| 引用本文： | 阮伟华. 基于AD9850的倍频器设计[J]. 国外电子元器件, 2007, 0(12): 23-26 |
| |
| 作者姓名： | 阮伟华 |
| |
| 作者单位： | 南京工业职业技术学院,电气自动化系,江苏,南京,210016 |
| |
| 摘 要： | 介绍基于直接数字频率合成器（DDS）AD9850的倍频器设计，倍频倍数N可以在限定范围内自行设置。系统主要模块CPLD/FPGA、DDS（AD9850）和单片机（80C51）之间可以并行通信，具有编程控制简便、接口简单、成本低、易于实现系统小型化等优点。在定时、算法精确的前提下，倍频后的波形平均精度达到10^-3。
|
| 关 键 词： | 直接数字频率合成器（DDS） CPLD/FPGA 倍频器 AD9850 |
| 文章编号： | 1006-6977(2007)12-0023-03 |
| 修稿时间： | 2007-08-02 |
Design of frequency multiplier based on AD9850 |
| |
| RUAN Wei-hua. Design of frequency multiplier based on AD9850[J]. International Electronic Elements, 2007, 0(12): 23-26 |
| |
| Authors: | RUAN Wei-hua |
| |
| Abstract: | |
| |
| Keywords: | DDS CPLD/FPGA frequency multiplier AD9850 |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
