| H.264/AVC中去块效应滤波系统的结构设计 |
| |
| 引用本文： | 谢将相,杨昆,张春,王志华.H.264/AVC中去块效应滤波系统的结构设计[J].电视技术,2006(7):28-30,34. |
| |
| 作者姓名： | 谢将相 杨昆 张春 王志华 |
| |
| 作者单位： | 清华大学,微电子学研究所,北京,100084 |
| |
| 摘 要： | 针对H.264/AVC解码器中的去块效应滤波系统提出了一种有效的VLSI硬件结构.该系统是基于OR1200处理器挂于Wishbone总线上,采用UMC0.18 CMOS工艺流片.该系统较以往去块效应滤波系统具有高效率低复杂度等特点.由仿真综合结果可知,该系统在工作频率100MHz时对HDTV(1 920×1 088@29 fps;1 280×720@66 fps)能较好实现实时滤波,并且综合后的逻辑门只有15.33 k(不含片内SRAM).
|
| 关 键 词： | H.264标准 去块效应滤波系统 块效应 wishbone总线 |
| 文章编号： | 1002-8692（2006）07-0028-03 |
| 收稿时间： | 2006-05-15 |
| 修稿时间： | 2006-05-15 |
Architecture Design for Deblocking Loop Filter System in H.264/AVC |
| |
| XIE Jiang-xiang,YANG Kun,ZHANG Chun,WANG Zhi-hua.Architecture Design for Deblocking Loop Filter System in H.264/AVC[J].Tv Engineering,2006(7):28-30,34. |
| |
| Authors: | XIE Jiang-xiang YANG Kun ZHANG Chun WANG Zhi-hua |
| |
| Abstract: | |
| |
| Keywords: | H 264 deblocking loop filter system blocking effect wishbone bus |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
