| 一种改进的嵌入式SRAM内建自测试设计 |
| |
| 引用本文： | 张卫新,侯朝焕. 一种改进的嵌入式SRAM内建自测试设计[J]. 微电子学, 2003, 33(3): 243-246 |
| |
| 作者姓名： | 张卫新 侯朝焕 |
| |
| 作者单位： | 中国科学院,声学研究所,北京,100080 |
| |
| 基金项目： | 国家"九七三"重点基础研究发展规划项目(G1999032904) |
| |
| 摘 要： | 对单端口SRAM常用的13N测试算法进行修改和扩展,提出了一种适用于双端口SRAM的测试算法。该测试算法的复杂度为O(n),具有很好的实用性。作为一个实际应用,通过将该算法和13N测试算法实现于测试算法控制单元,完成了对片内多块单端口SRAM和双端口SRAM的自测试设计。
|
| 关 键 词： | 嵌入式 SRAM 测试算法 可测性设计 存储器 控制器 测试诊断 地址发生器 |
| 文章编号： | 1004-3365(2003)03-0243-04 |
| 修稿时间： | 2002-07-26 |
An Improved Design of Embedded SRAM Built-In Self Test |
| |
| Abstract: | |
| |
| Keywords: | Embedded SRAM Built-in self-test Design for testability |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
