|
|||||
|
|
| 并行化改进遗传算法的FPGA高速实现方法 | |
| 作者姓名： | 张妮娜 窦衡 |
| 作者单位： | 电子科技大学电子工程学院,四川成都,610054 |
| 基金项目： | 国家自然科学基金资助项目(61001032/F010501) |
| 摘 要： | 为提高硬件运行速度和资源利用率,利用硬件并行化的思想改进传统算法的处理模式,将遗传算法传统实现方法的控制部分分解到各模块内部,按照流水线模式,应用现场可编程逻辑门阵列(FPGA)高速实现。综合后时钟频率达到137.08 MHz,演化1代需64个时钟周期,即0.467μs。实现结构节约硬件资源,效率高,使大规模遗传算法的高速硬件实现成为可能。 |
| 关 键 词： | 遗传算法 硬件并行化 现场可编程逻辑门阵列 演化 |
| 收稿时间： | 2011-02-25 |
| 修稿时间： | 2011-06-21 |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |
| 点击此处可从《太赫兹科学与电子信息学报》浏览原始摘要信息 | |
| 点击此处可从《太赫兹科学与电子信息学报》下载全文 | |