| 基于FPGA的磁盘阵列校验卡的设计与实现 |
| |
| 引用本文： | 冯丹,余红梅,刘景宁,童薇.基于FPGA的磁盘阵列校验卡的设计与实现[J].计算机工程与科学,2007,29(2):107-109. |
| |
| 作者姓名： | 冯丹 余红梅 刘景宁 童薇 |
| |
| 作者单位： | 华中科技大学计算机科学与技术学院信息存储系统教育部重点实验室,湖北,武汉,430074 |
| |
| 基金项目： | 国家重点基础研究发展计划(973计划)
,
国家自然科学基金 |
| |
| 摘 要： | 本文给出了一种采用Altera公司的Cyclone系列EP1C12Q240C8的FPGA芯片设计磁盘阵列校验卡的硬件电路的方法。该设计采用了并行的思想,令数据在PCI总线上的传输过程和校验计算过程在时间上重叠,使得整个校验过程耗费的时间等同于数据在总线上传输的时间,从而最大限度地提高了校验性能。设计经软件仿真和硬件实现,结果表明电路性能
可靠。
|
| 关 键 词： | 磁盘阵列 现场可编程门阵列 奇偶校验 |
| 文章编号： | 1007-130X（2007）002-0107-03 |
| 收稿时间： | 2005-09-01 |
| 修稿时间： | 2005-10-27 |
Design and Implementation of a FPGA-Based RAID XOR Processing Engine |
| |
| FENG Dan,YU Hong-mei,LIU Jing-ning,TONG Wei.Design and Implementation of a FPGA-Based RAID XOR Processing Engine[J].Computer Engineering & Science,2007,29(2):107-109. |
| |
| Authors: | FENG Dan YU Hong-mei LIU Jing-ning TONG Wei |
| |
| Abstract: | This paper deals with the hardware design of a RAID XOR processing engine based on the EP1C12Q240C8 FPGA IC chip of the Altera Cyclone series.This design adopts the conception of parallelism.In order to provide the best performance,the parity check process is overlapped with the data transmission on the PCI bus,so the time spent on the whole task is equal to that of the data transmission on the PCI bus.Through software simulation and hardware implementation,the results indicate that the designed circuit is reliable. |
| |
| Keywords: | RAID FPGA parity check |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《计算机工程与科学》浏览原始摘要信息 |
|
点击此处可从《计算机工程与科学》下载全文 |
|
