| CMOS IC的低功耗设计 |
| |
| 引用本文： | 姜庆祥.CMOS IC的低功耗设计[J].微处理机,1999(2):12-15. |
| |
| 作者姓名： | 姜庆祥 |
| |
| 作者单位： | 东北微电子研究所,沈阳,110032 |
| |
| 摘 要： | 分析了功耗的产生原因和几种不同的低功耗电路结构的优缺点，论述了如何从电源设计，时钟管理等方面降低功耗。
|
| 关 键 词： | CMOS 集成电路 低功耗 设计 CMOS集成电路 |
| 修稿时间： | 1998-10-24 |
Low Power Design of CMOS IC |
| |
| Jiang Qingxiang.Low Power Design of CMOS IC[J].Microprocessors,1999(2):12-15. |
| |
| Authors: | Jiang Qingxiang |
| |
| Abstract: | This paper analyses the source of power,the advantage and disadvantage of some Low-power logic styles,and how to decrease the power on voltage and clock. |
| |
| Keywords: | low voltage low power desgn logic style |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
