| 一种全差分增益提升运放的设计与建立特性优化 |
| |
| 引用本文： | 苏立, 仇玉林,.一种全差分增益提升运放的设计与建立特性优化[J].电子器件,2006,29(1):162-165. |
| |
| 作者姓名： | 苏立 仇玉林 |
| |
| 作者单位： | 中国科学院微电子研究所,北京,100029;中国科学院微电子研究所,北京,100029 |
| |
| 摘 要： | 在2．5V电源电压下采用中芯国际（SMIC）0．25μm混合信号CMOS工艺设计了一个单级全差分运算放大器。所设计的运放采用了增益提升技术，其主运放为一个带有开关电容共模反馈的全差分折叠一共源共栅运放。两个带有连续时间共模反馈的全差分折叠一共源共栅运放作为辅运放用来提升主运放的开环增益。此外，本文还提出了一种可用于增益提升运放高速设计的基于仿真的优化方法。仿真结果表明，所设计运放的直流增益可达102dB，单位增益频率为822MHz，通过高速优化，其达到0．1％精度的建立时间为4ns。
|
| 关 键 词： | 全差分 增益提升运放 建立特性优化 |
| 文章编号： | 1005-9490（2006）01-0162-04 |
| 收稿时间： | 2005-05-18 |
| 修稿时间： | 2005-05-18 |
Design and Settling Performance Optimization of a Fully Differential Gain-Boosted Op Amp |
| |
| SU Li,QIU Yu-lin.Design and Settling Performance Optimization of a Fully Differential Gain-Boosted Op Amp[J].Journal of Electron Devices,2006,29(1):162-165. |
| |
| Authors: | SU Li QIU Yu-lin |
| |
| Affiliation: | Institute of Microelectronics of The Chinese Academy of Sciences, Beij ing 100029, China |
| |
| Abstract: | |
| |
| Keywords: | fully differential gain-boosted op amp settling performance optimization |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《电子器件》浏览原始摘要信息 |
|
点击此处可从《电子器件》下载全文 |
