| 以CPLD为控制核心的16位高精度数字电压表设计 |
| |
| 引用本文： | 李秀梅,李学华,陆坤. 以CPLD为控制核心的16位高精度数字电压表设计[J]. 半导体技术, 2003, 28(5): 54-56,74 |
| |
| 作者姓名： | 李秀梅 李学华 陆坤 |
| |
| 作者单位： | 成都理工大学信息工程学院,四川,成都,610059 |
| |
| 摘 要： | 介绍了基于EDA技术的智能数字电压表的实现。本系统以CPLD为控制核心，在MAX PLUSⅡ环境下采用VHDL语言实现了数据采集、转换及显示。该系统具有集成度高、灵活性强、易于开发、维护、扩展等特点。
|
| 关 键 词： | CPLD 16位高精度数字电压表 VHDL语言 DVM 数据采集 可编程逻辑器件 |
| 文章编号： | 1003-353X(2003)05-0054-03 |
Design of 16-bit high precision DVM based on CPLD |
| |
| LI Xiu-mei,LI Xue-hua,LU Kun. Design of 16-bit high precision DVM based on CPLD[J]. Semiconductor Technology, 2003, 28(5): 54-56,74 |
| |
| Authors: | LI Xiu-mei LI Xue-hua LU Kun |
| |
| Abstract: | The implementation of the intelligent digital voltage meter based on EDA technologyis introduced. As the kernel of this system, CPLD implements data acquisition, conversion anddisplay driver through VHDL under MAX PLUS II integrated developing environment. It featuresthe whole system with high integrity, good flexibility and better reliability. As a result, it is easy toupdate, to maintain and to expand. |
| |
| Keywords: | CPLD VHDL DVM |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
