|
|||||
|
|
| 基于FPGA的半并行FIR滤波器设计 | |
| 引用本文： | 王春来,欧阳喜.基于FPGA的半并行FIR滤波器设计[J].数字通信世界,2010(5):67-69. |
| 作者姓名： | 王春来 欧阳喜 |
| 作者单位： | 信息工程大学信息工程学院 |
| 摘 要： | 为了提高FIR滤波器的运算速度和降低资源消耗，本文提出了一种新颖的半并行FIR滤波器设计方法。该方法有固定的延时．可以根据滤波器抽头数的不同，得到不同的最高数据输入速率。仿真结果表明，该滤波器设计方法在高速数字下变频器的设计中有较好的性能．并且通过优化设计．可以在一个FPGA实现多个滤波器模块。 |
| 关 键 词： | FIR滤波器 半并行 FPGA |
Semi-Parallel FIR Filter Design Based on FPGA |
|
| Abstract: | |
| Keywords: | FPGA |
| 本文献已被 维普 万方数据 等数据库收录！ | |