| DVB-C系统解码中解相技术的硬件实现 |
| |
| 引用本文： | 黄喜.DVB-C系统解码中解相技术的硬件实现[J].电子测量技术,2006,29(4):106-108. |
| |
| 作者姓名： | 黄喜 |
| |
| 作者单位： | 天津大学电子信息工程学院,天津,300072 |
| |
| 摘 要： | 基于欧洲DVB-C标准的有线数字电视的基带解码芯片主要由解调和前向纠错两大模块组成,这两个模块中间由解相模块来连接,解相技术的好坏直接影响了能否成功纠错并输出正确的MPEG码流。本文介绍了从解调模块输出的10位精度的并行信号与前向纠错模块串行输入之间的解相模块针对于不同进制的QAM(4、16、32、64、128、256)的硬件(FPGA或ASIC)实现方法,其中包括了分割、解相和差分解码的硬件设计与实现。
|
| 关 键 词： | 解调 前向纠错 解相 差分解码 |
Hardware implementation of demap in DVB-C decoding system |
| |
| Huang Xi.Hardware implementation of demap in DVB-C decoding system[J].Electronic Measurement Technology,2006,29(4):106-108. |
| |
| Authors: | Huang Xi |
| |
| Affiliation: | College of Electronic and Information Engineering, Tianjin University, Tianjin 300072 |
| |
| Abstract: | This paper specifies FPGA or ASIC implementation of the baseband decode chip of CATV, which is based on Europe standard is composed of demode and FEC modules. These two modules are connected by demap component. It includes the slicer module, demap module and differential decoder module, and it is capable of demap 4(QPSK), 16, 32, 64,128or256QAM. |
| |
| Keywords: | demodulator FEC demap differential decode |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
