首页 | 本学科首页   官方微博 | 高级检索  
     

(255,223)RS码硬件译码器的实现
引用本文:张玉良,陈晓敏. (255,223)RS码硬件译码器的实现[J]. 计算机工程与应用, 2005, 41(27): 103-104
作者姓名:张玉良  陈晓敏
作者单位:中国科学院空间科学与应用研究中心,北京,100080;中国科学院研究生院,北京,100039;中国科学院空间科学与应用研究中心,北京,100080
摘    要:考虑到对(255,223)RS码硬件译码器的处理速率的要求,详细地介绍了(255,223)RS码硬件译码器的实现流程,并且分析了影响处理速率提高的瓶颈因素,最终采用了RiBM算法使得硬件译码器的最高仿真处理速率超过340Mbit/s。

关 键 词:RS码  硬件译码器  处理速率
文章编号:1002-8331-(2005)27-0103-02
收稿时间:2004-12-01
修稿时间:2004-12-01

The Implementation of (255,223) RS Hardware Decoder
Zhang Yuliang,Chen Xiaomin. The Implementation of (255,223) RS Hardware Decoder[J]. Computer Engineering and Applications, 2005, 41(27): 103-104
Authors:Zhang Yuliang  Chen Xiaomin
Affiliation:1 Center for Space Science and Applied Research,Chinese Academy of Sciences,Beijing 100080 ; 2 Graduate School of the Chinese Academy of Sciences,Beijing 100039
Abstract:Considering the throughput of(255,223) RS hardware decoder,the implementation of(255,223) RS hardware decoder is discussed in detail.After analyzing the throughput bottleneck,adopt the RiBM arithmetic in the hardware decoder and achieve the highest simulation throughput which is 340Mbit/s.
Keywords:RS code  hardware decoder  throughput
本文献已被 CNKI 维普 万方数据 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号