采用集成MOS晶体管的四相逻辑电路

本文在研究移位寄存器,组合逻辑电路,原形电路(negator)和定态电路(staticisor)的基础上,描述了四相MOS晶体管逻辑的工作原理和设计。也叙述了时钟发生器的要求,给出了四相时钟发生器的设计。高抗干扰度接口电路在一些基本的图形设计时一起予以考虑。