| CMOS缓冲器的时延估算模型 |
| |
| 引用本文： | 黄章财,毛军发,李晓春. CMOS缓冲器的时延估算模型[J]. 微电子学, 2004, 34(5): 540-542 |
| |
| 作者姓名： | 黄章财 毛军发 李晓春 |
| |
| 作者单位： | 上海交通大学,电子工程系,上海,200030 |
| |
| 基金项目： | 国家863计划资助项目(2002AA1Z1520)，上海市AM基金(0110)资助项目。 |
| |
| 摘 要： | 随着集成电路生产工艺的进展，互连线在集成电路设计中的影响越来越大。为了减小互连线的影响，通常在芯片互连中插入缓冲器，但这样做会增加时延。因此，为了精确地对系统进行时延估计，必须对缓冲器的时延进行估算。基于Sakurai的器件模型，提出了一种新的缓冲器时延估算模型。
|
| 关 键 词： | 时延估计 互连线 CMOS 器件模型 芯片互连 缓冲器 集成电路设计 插入 系统 增加 |
| 文章编号： | 1004-3365(2004)05-0540-03 |
A Predictive Delay Model for CMOS Buffers |
| |
| HUANG Zhang-cai,MAO Jun-fa,LI Xiao-chun. A Predictive Delay Model for CMOS Buffers[J]. Microelectronics, 2004, 34(5): 540-542 |
| |
| Authors: | HUANG Zhang-cai MAO Jun-fa LI Xiao-chun |
| |
| Abstract: | With the development of IC process technology, the impact of interconnects on the design of IC's is becoming greater. In order to decrease the effect, buffers are generally inserted into interconnects of IC's, which, however, introduces other delays. Therefore, it is necessary to estimate the delay of buffers for system design. Based on Sakurai's MOS model, a new delay model for CMOS buffers is proposed in the paper. |
| |
| Keywords: | Time delay Interconnect CMOS buffer |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
