|
|||||
|
|
| IC设计语言即将改朝换代你会用System Verilog吗 | |
| 引用本文： | 黄继宽.IC设计语言即将改朝换代你会用System Verilog吗[J].电子与电脑,2006(6):96. |
| 作者姓名： | 黄继宽 |
| 摘 要： | 在工艺技术进入130nm世代以后,由于IC设计团队已经没有太多可以反复进行respin的资源(每respin一次的直接成本约是100万美金左右甚至更高),因此EDA工具业界喊出了Design for Verification(DFV,为验证而设计)的口号,希望能让芯片设计团队可以先透过模型验证的手段,在芯片送到晶圆厂试产之前,就发现芯片设计可能存在的问题并预先予以解决,并借此降低芯片的总体研发成本. |
| 本文献已被 万方数据 等数据库收录！ | |