| 高频数字锁相环的研究 |
| |
| 引用本文： | 何松柏,鲍景富.高频数字锁相环的研究[J].电讯技术,1997,37(2):26-29. |
| |
| 作者姓名： | 何松柏 鲍景富 |
| |
| 作者单位： | 电子科技大学，电子科技大学 |
| |
| 摘 要： | 论文阐述了１００ＭＨｚ数字锁相环的设计过程，用１０ＭＨｚ晶体振荡器对１００ＭＨｚ数字压控振荡器进行锁相，使１００ＭＨｚ输出信号指标得到很大改善。论文还分析了各单元电路，关键点时域波形测试，频谱测试。
|
| 关 键 词： | 信号源 数字锁相环 压控振荡器 高频电路 |
The Study of High Frequency Digital PLL |
| |
| He Songbai,Bao Jingfu,Zeng Xuegang.The Study of High Frequency Digital PLL[J].Telecommunication Engineering,1997,37(2):26-29. |
| |
| Authors: | He Songbai Bao Jingfu Zeng Xuegang |
| |
| Abstract: | The design of 100 MHz digital PLL is discussed in the paper.a 100 MHz digital PLL source,locked to a 10 MHz crystal oscillator,is one workable way that can improve the character of the 100 MHz source.Some parts of circuit is anslysed,still,some key points of the system are tested in both time and frequency domain. |
| |
| Keywords: | Source Digital PLL Digital VCO High Frequency Circuit |
| 本文献已被 CNKI 维普 等数据库收录！ |
| 点击此处可从《电讯技术》浏览原始摘要信息 |
|
点击此处可从《电讯技术》下载全文 |
|
