| 基于多FPGA的高速尺寸测量系统设计 |
| |
| 引用本文： | 陈 杰,潘晋孝,刘 宾,陈 平.基于多FPGA的高速尺寸测量系统设计[J].电视技术,2014,38(23). |
| |
| 作者姓名： | 陈 杰 潘晋孝 刘 宾 陈 平 |
| |
| 作者单位： | 1. 中北大学电子测试技术国家重点实验室,山西太原,030051
2. 中北大学电子测试技术国家重点实验室,山西太原030051;中国科学院自动化研究所,北京100190 |
| |
| 摘 要： | 针对传统尺寸测量系统处理速度慢、测量精度低等问题,设计了一种基于多FPGA技术和高灵敏度线阵CCD图像采集单元的高速尺寸测量系统。该系统采用延迟锁相环技术实现时钟同步,调用FPGA内部存储器IP核,并引入乒乓操作的异步FIFO设计对数据进行缓存,再由接口电路传输至上位机,实现对多参数物体测量。各子模块功能均在Xilinx FPGA的编译环境ISE中进行综合,使用MODELSIM工具进行时序仿真。实验结果表明,该系统可以满足高精度、高速实时测量的要求。
|
| 关 键 词： | 尺寸测量 多FPGA 延迟锁相环 时钟同步 线阵CCD 乒乓操作 |
| 收稿时间： | 2014/4/24 0:00:00 |
| 修稿时间： | 6/9/2014 12:00:00 AM |
The Design of High-speed Size Measurement SystemBased on Multi-FPGA |
| |
| CHEN Jie,PAN Jin-xiao,LIU Bin and CHEN Ping.The Design of High-speed Size Measurement SystemBased on Multi-FPGA[J].Tv Engineering,2014,38(23). |
| |
| Authors: | CHEN Jie PAN Jin-xiao LIU Bin and CHEN Ping |
| |
| Affiliation: | State Key Laboratory for Electronic Testing Technology,North University of China,State Key Laboratory for Electronic Testing Technology,North University of China,State Key Laboratory for Electronic Testing Technology,North University of China,State Key Laboratory for Electronic Testing Technology,North University of China |
| |
| Abstract: | |
| |
| Keywords: | size measurement multi-FPGA DLL clock synchronization linear CCD ping-pong operation |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
| 点击此处可从《电视技术》浏览原始摘要信息 |
|
点击此处可从《电视技术》下载全文 |
|
