扫描SAR成像中SPECAN算法的FPGA实现

为满足扫描成像合成孔径雷达( SAR)系统小型化和低功耗的迫切需求,给出一种频谱分析( SPECAN)算法的现场可编程逻辑门阵列( FPGA)实现,整个成像流程被划分为多个时分的阶段并分配到可复用的运算单元和控制逻辑中,并且提出一种基于FPGA的优化处理结构,将所有的信号处理功能集成在单片FPGA中。在实验与验证部分,通过FPGA处理结果与MATLAB运算结果的对比,以及实际成像试验结果表明了设计正确性和结构的工程实用性,适用于机场跑道、汽车高速公路的检测和定位。