| 低位错密度8英寸导电型碳化硅单晶衬底制备 |
| |
| 引用本文： | 熊希希,杨祥龙,陈秀芳,李晓蒙,谢雪健,胡国杰,彭燕,于国建,胡小波,王垚浩,徐现刚.低位错密度8英寸导电型碳化硅单晶衬底制备[J].无机材料学报,2023(11):1371-1372. |
| |
| 作者姓名： | 熊希希 杨祥龙 陈秀芳 李晓蒙 谢雪健 胡国杰 彭燕 于国建 胡小波 王垚浩 徐现刚 |
| |
| 作者单位： | 1. 山东大学晶体材料国家重点实验室,新一代半导体材料研究院;2. 广州南砂晶圆半导体技术有限公司 |
| |
| 基金项目： | 国家自然科学基金(52022052,62004118)；;山东省重点研发计划(2022ZLGX02)~~； |
| |
| 摘 要： | 碳化硅具有优异的物理化学性能,在电动汽车、轨道交通、高压输变电、光伏、5G通信等领域具有广泛应用前景。8英寸(1英寸=2.54 cm)SiC衬底在降低器件单位成本、增加产能供应方面具有巨大的潜力,成为行业重要的技术发展方向。近期山东大学与广州南砂晶圆半导体技术有限公司在8英寸SiC衬底位错缺陷控制方面取得了重大突破,使用物理气相传输法(Physical vapor transport,PVT)制备了低位错密度8英寸导电型4H-SiC单晶衬底,其中螺位错(Threading screw dislocation,TSD)密度为0.55 cm-2,基平面位错(Basal plane dislocation,BPD)密度为202 cm-2。
|
| 关 键 词： | 4H-SiC 8英寸 低位错密度 单晶衬底 |
|
|
