| 基于双倍步长数据流的硬件预取机制 |
| |
| 引用本文： | 王锦涵,李俊,路冬冬,张海龙,朱英.基于双倍步长数据流的硬件预取机制[J].计算机工程,2019(6):115-118,126. |
| |
| 作者姓名： | 王锦涵 李俊 路冬冬 张海龙 朱英 |
| |
| 作者单位： | 1.上海高性能集成电路设计中心 |
| |
| 基金项目： | 核高基重大专项“超级计算机处理器研制”(20172X01028101-001) |
| |
| 摘 要： | 硬件数据预取技术可以有效提升处理器的访存性能,但传统流预取策略存在预取不及时的问题。为此,提出一种双倍步长流预取策略,并设计对应的预取部件结构。预取部件自动检测数据流的固定步长并将该步长扩大为原有的2倍,以计算预取地址。实验结果表明,加入该预取部件后,运行SPEC2006测试集的整数应用与浮点应用时,处理器性能最高可分别提升45%与57%,针对Cache Miss率较高的应用,该预取部件可以有效隐藏访存延时。
|
| 关 键 词： | 硬件预取 双倍步长 流预取 SPEC2006测试集 CacheMiss率 |
Hardware Prefetching Mechanism Based on Double Step Data Stream |
| |
| WANG Jinhan,LI Jun,LU Dongdong,ZHANG Hailong,ZHU Ying.Hardware Prefetching Mechanism Based on Double Step Data Stream[J].Computer Engineering,2019(6):115-118,126. |
| |
| Authors: | WANG Jinhan LI Jun LU Dongdong ZHANG Hailong ZHU Ying |
| |
| Affiliation: | (Shanghai High Performance IC Design Center,Shanghai 201204,China) |
| |
| Abstract: | WANG Jinhan;LI Jun;LU Dongdong;ZHANG Hailong;ZHU Ying(Shanghai High Performance IC Design Center,Shanghai 201204,China) |
| |
| Keywords: | hardware prefetching double step stream prefetching SPEC2006 test set Cache Miss rate |
| 本文献已被 维普 等数据库收录！ |
|
