| 基于等价性形式验证的逻辑综合引擎设计研究 |
| |
| 引用本文： | 翁延玲,葛海通,严晓浪,卢永江.基于等价性形式验证的逻辑综合引擎设计研究[J].电路与系统学报,2007,12(4):1-4. |
| |
| 作者姓名： | 翁延玲 葛海通 严晓浪 卢永江 |
| |
| 作者单位： | 浙江大学,超大规模集成电路设计研究所,浙江,杭州,310027 |
| |
| 基金项目： | 国家自然科学基金重大研究计划半导体集成芯片系统基础研究（90207002） |
| |
| 摘 要： | 本文描述了一个基于等价性验证的逻辑综合引擎，它实现了从RTL级到网表级的综合。设计验证系统的初衷是验证给定设计从RTL级到网表级自动综合后电路的正确性，所以综合引擎本身的正确性是本文首要关注的问题。为了提高等价性验证引擎的工作效率，本文还提出并实现了一系列保持电路相似性的方法。最后，本文以SYNOPSYS的等价性验证工具FORMALITY作为比较，试验结果表明本系统是有效的。
|
| 关 键 词： | 逻辑综合 等价性验证 电路相似性 |
| 文章编号： | 1007-0249（2007）04-0001-04 |
| 修稿时间： | 2004-05-31 |
Synthesis engine based on equivalence checking |
| |
| WENG Yan-ling,GE Hai-tong,YAN Xiao-lang,LU Yong-jiang.Synthesis engine based on equivalence checking[J].Journal of Circuits and Systems,2007,12(4):1-4. |
| |
| Authors: | WENG Yan-ling GE Hai-tong YAN Xiao-lang LU Yong-jiang |
| |
| Affiliation: | Institute of VLSI Design, Zhejiang University, Hangzhou 310027, China |
| |
| Abstract: | |
| |
| Keywords: | logic synthesis equivalence checking similarity of circuit |
| 本文献已被 维普 万方数据 等数据库收录！ |
