| 一种高速低功耗低相位抖动CMOS锁相环 |
| |
| 引用本文： | 李桂华,王钊,孙仲林,吉利久. 一种高速低功耗低相位抖动CMOS锁相环[J]. 微电子学, 2001, 31(5): 379-382 |
| |
| 作者姓名： | 李桂华 王钊 孙仲林 吉利久 |
| |
| 作者单位： | 1. 南开大学光电子研究所,
2. 北京大学微电子研究所, |
| |
| 摘 要： | 文章描述了基于电流模压控振荡器的锁相环的设计和仿真，锁相环的所有部件都设计在同一芯片上。电路设计基于1．2μmCOMS工艺。HSPICE仿真结果显示，锁相环在5V外加电源电压时，工作在16MHz到350MHz宽的频率范围内，峰－峰相位抖动小于12．5ps，功耗为20mW，锁相环的锁定时间小于600ns。
|
| 关 键 词： | 模拟集成电路 锁相环 压控振荡器 CMOS |
| 文章编号： | 1004-3365(2001)05-0379-04 |
| 修稿时间： | 2000-09-22 |
A High-Speed, Low-Power, Low Jitter CMOS Phase Locked Loop |
| |
| LI Gui hua ,WANG Zhao ,SUN Zhong lin ,JI Li jiu. A High-Speed, Low-Power, Low Jitter CMOS Phase Locked Loop[J]. Microelectronics, 2001, 31(5): 379-382 |
| |
| Authors: | LI Gui hua WANG Zhao SUN Zhong lin JI Li jiu |
| |
| Affiliation: | LI Gui hua 1,WANG Zhao 2,SUN Zhong lin 1,JI Li jiu 2 |
| |
| Abstract: | |
| |
| Keywords: | Analog IC Phase locked loop Voltage controlled oscillator CMOS |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
