| 平台式FPGA中可重构存储器模块的设计 |
| |
| 引用本文： | 段会福,于芳,陈陵都,刘忠立. 平台式FPGA中可重构存储器模块的设计[J]. 微计算机信息, 2008, 24(2): 191-193 |
| |
| 作者姓名： | 段会福 于芳 陈陵都 刘忠立 |
| |
| 作者单位： | 中国科学院半导体研究所,北京,100083 |
| |
| 摘 要： | 可重构静态存储器(SRAM)模块是场可编程门阵列(FPGA)的重要组成部分,它必须尽量满足用户不同的需要,所以要有良好的可重构性能.本文设计了一款深亚微米工艺下的16-kb的高速,低功耗双端口可重构SRAM.它可以重构成16Kx1,8Kx2,4Kx4,2Kx8,1Kx16和512x32六种不同的工作模式.基于不同的配置选择,此SRAM可以配置为双端口SRAM,单端口SRAM,ROM,FIFO,大的查找表或移位寄存器,本文完整介绍了该SRAM的设计方法,重点介绍了一种新颖的存储单元电路结构:三端口存储单元,以及用于实现可重构功能的电路的设计方法.
|
| 关 键 词： | 静态存储器 可重构 三端口存储单元 列选择器 灵敏放大器 平台式 FPGA 可重构 存储器模块 设计方法 Platform Memory 电路结构 重构功能 三端口 存储单元 重点 移位寄存器 查找表 FIFO 单端口 配置选择 工作模式 构成 双端口 |
| 文章编号： | 1008-0570(2008)01-2-0191-03 |
| 修稿时间： | 2007-10-13 |
Design of a Reconfigurable Memory in Platform FPGA |
| |
| DUAN HUIFU,YU FANG,STANLEY CHEN,LIU ZHONGLI. Design of a Reconfigurable Memory in Platform FPGA[J]. Control & Automation, 2008, 24(2): 191-193 |
| |
| Authors: | DUAN HUIFU YU FANG STANLEY CHEN LIU ZHONGLI |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
