芯片尺寸封装(CSP)结构及漏印技术 |
| |
引用本文: | 杜松.芯片尺寸封装(CSP)结构及漏印技术[J].电子与封装,2002,2(3):28-29. |
| |
作者姓名: | 杜松 |
| |
摘 要: | <正> 1 CSP 定义及结构自从表面组装技术推广以来,贴装型 IC 的引脚间距从1.27mm→0.635mm→0.5mm→0.4mm→0.3mm 窄间距发展,随着电子产品尺寸不断地微型化,由于引脚间距不断缩小,I/O 数不断增加,封装体积不断地加大。另一方面受器件引线框架加工精度等制造技术限制,限制了组装密度。90年代中期,CSP(chip size package)封装形式的出现,作为未来最有发展的封装形式和最重要的进步之一出现在电子制造业,它具有组装面积小、高度小、易于贴装、
|
本文献已被 CNKI 万方数据 等数据库收录! |
|