|
|||||
|
|
| 高速并联ADC芯片采集系统设计 | |
| 引用本文： | 肖笑玮,刘亚斌.高速并联ADC芯片采集系统设计[J].测试技术学报,2013(4):326-330. |
| 作者姓名： | 肖笑玮 刘亚斌 |
| 作者单位： | 北京航空航天大学自动化科学与电气工程学院 |
| 摘 要： | 介绍了一种基于并联ADC芯片结构方式,实现了一种通用的、用相对较低速的ADC器件实现较高采样频率的数据采集系统的设计方法.所设计的系统以FPGA为核心器件,通过采用并联的两片AD9254模拟转换芯片作为一个数据采集通道,利用时钟芯片AD9516-3进行时钟时序分配,控制两片AD9254芯片轮询采样.实验结果验证了用两片150 MHz采样频率的ADC器件并联工作,能够使数据采集系统达到300MHz的采样频率,并能准确测试72 MHz的输入信号. |
| 关 键 词： | 数据采集 并联ADC结构 轮询采样 AD9516 AD9254 |
| 本文献已被 CNKI 等数据库收录！ | |