基于FPGA的数字电子时钟设计

数字电子钟是一种用数字显示秒、分、时的记时装置,与传统的机械钟相比,他具有走时准确、显示直观、无机械传动装置等优点,因而得到了广泛的应用:小到人们的日常生活中的电子手表,大到车站、码头、机场等公共场所的大型数显电子钟.本文基于FPGA的基础上用通过简单的VERTLOG语言实现数字电子钟.电子时钟最基础也是最关键的一步就是分频,我们所使用的开发板是50M有源晶振,程序设计要根据实现的不同功能进行分频.最基本的有50M分频得到1HZ,5000分频得到1万HZ扫描数码管,60进制计数器、24进制计数器、12进制计数器,然后设定按键分别实行模式的选择、数字的加、选择数码管、复位清0,这样我们就能实现电子时钟的基本功能了,再加上判断语句就能得到闹钟和整点报时了.