| 基于DSP的导航计算机设计 |
| |
| 引用本文： | 夏辉,车国轮.基于DSP的导航计算机设计[J].微处理机,2006,27(2):55-57. |
| |
| 作者姓名： | 夏辉 车国轮 |
| |
| 作者单位： | 国防科技大学机电工程与自动化学院,长沙,410073 |
| |
| 摘 要： | 结合现代导航技术发展的特点，设计了一种基于DSP的捷联惯性导航计算机。该导航计算机采用DSP＋单片机的双CPU体系结构，DSP主要负责数据计算而单片机主要负责I／／O操作。单片机与DSP共享DSP的总线和外部存储器，完成双CPU之间的数据交换。为避免单片机I／／O操作时干扰DSP子系统，通过CPLD为单片机扩展双总线。
|
| 关 键 词： | 捷联惯性导航 导航计算机 |
| 文章编号： | 1002-2279（2006）02-0055-03 |
| 收稿时间： | 2004-09-16 |
| 修稿时间： | 2004年9月16日 |
Design of Navigation Computer Based on DSP |
| |
| XIA Hui,CHE Guo-lun.Design of Navigation Computer Based on DSP[J].Microprocessors,2006,27(2):55-57. |
| |
| Authors: | XIA Hui CHE Guo-lun |
| |
| Affiliation: | College of Mechatronics Engineering and Automation, National University of Defense Technology, Changsha 410073, China |
| |
| Abstract: | Combining the characteristic of the technical development of navigation,this paper designs a strapdown inertial navigation computer based on DSP.The navigation computer is with a dual CPU structure(DSP and single-chip processor).DSP is used to process the data while single-chip processor is to control the I/O operation.Single-chip processor shares DSP's bus and external memorizer to complete the exchange of data with DSP.In order to avoid single-chip processor's I/O operation interfering with DSP,CPLD extends dual bus for single-chip processor. |
| |
| Keywords: | DSP CPLD |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
