| 适用于VLSI的一种并行乘法器结构 |
| |
| 引用本文： | 洪一. 适用于VLSI的一种并行乘法器结构[J]. 电讯技术, 1989, 29(2): 17-20 |
| |
| 作者姓名： | 洪一 |
| |
| 作者单位： | 西南雷达技术研究所 |
| |
| 摘 要： | 本文给出了二进制补码和无符号乘法器的通用表达式。对VLSI乘法器的结构进行了讨论。
|
| 关 键 词： | VLSI 乘法器 信号处理 并行乘法器 |
A parallel multiplier for VLSI |
| |
| Hong Yi China South-Western Radar Technology Institute. A parallel multiplier for VLSI[J]. Telecommunication Engineering, 1989, 29(2): 17-20 |
| |
| Authors: | Hong Yi China South-Western Radar Technology Institute |
| |
| Affiliation: | Hong Yi China South-Western Radar Technology Institute |
| |
| Abstract: | The uniform expression of multiplier of two's complement and unsignednumber are given in this paper. The multiplier construction for VLSI is discussed. |
| |
| Keywords: | Technique of Signal Processing Parallel Multiplier |
| 本文献已被 CNKI 维普 等数据库收录！ |
| 点击此处可从《电讯技术》浏览原始摘要信息 |
|
点击此处可从《电讯技术》下载全文 |
