| DDR SDRAM控制器的设计与实现 |
| |
| 引用本文： | 朱炜, 刘新宁,.DDR SDRAM控制器的设计与实现[J].电子器件,2009,32(3):592-595,600. |
| |
| 作者姓名： | 朱炜 刘新宁 |
| |
| 作者单位： | 东南大学国家专用集成电路系统工程技术研究中心,南京,210096;东南大学国家专用集成电路系统工程技术研究中心,南京,210096 |
| |
| 摘 要： | 在分析DDR SDRAM基本特征的基础上,按照JEDEC DDR SDRAM规范提出了一个详细的DDR SDRAM控制器的设计方案.该方案采用Verilog HDL硬件描述语言实现,集成到高速SoC芯片中,然后使用Synopsys VCS对该控制器进行仿真,并在Stratix-Ⅱ开发板进行了FPGA验证.在阐述该控制器设计原理的基础上,进行模块划分和具体设计,提出了高效、稳定的处理方案,最后通过仿真和FPGA验证确保了设计的正确性.
|
| 关 键 词： | FPGA 片上系统 DDR内存储器 控制器 |
Design and Implementation of DDR SDRAM Controller |
| |
| ZHU Wei,LIU Xinning.Design and Implementation of DDR SDRAM Controller[J].Journal of Electron Devices,2009,32(3):592-595,600. |
| |
| Authors: | ZHU Wei LIU Xinning |
| |
| Affiliation: | National ASIC System Engineering Research Center;Nanjing 210096;China |
| |
| Abstract: | |
| |
| Keywords: | FPGA |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《电子器件》浏览原始摘要信息 |
|
点击此处可从《电子器件》下载全文 |
|
