高速并行总线信号完整性测试技术 |
| |
引用本文: | 张楷.高速并行总线信号完整性测试技术[J].中国集成电路,2007,16(1):57-60. |
| |
作者姓名: | 张楷 |
| |
作者单位: | 泰克科技(中国)有限公司 |
| |
摘 要: | 随着信号速度的显著提高,信号完整性问题已经成为高速数字设计中的关键。本文介绍了一种新的信号完整性分析技术,通过集成逻辑分析仪和数字存储示波器,将物理层模拟信号、数据层数字信号时间相关的联合观测,自动测试多达408个并行总线眼图,有效定位和分析高速总线中出现的故障问题,排除由于信号完整性问题导致的数字系统错误。最后结合处理器和高速总线,给出了高速信号完整性分析实例。
|
关 键 词: | 信号完整性 信号反射 串扰效应 逻辑分析仪 iLink工具包 |
本文献已被 CNKI 维普 万方数据 等数据库收录! |
|