| 基于IEEE1149.4标准的验证电路设计 |
| |
| 引用本文： | 刘华林,雷加,颜学龙.基于IEEE1149.4标准的验证电路设计[J].电子工程师,2004,30(9):10-13. |
| |
| 作者姓名： | 刘华林 雷加 颜学龙 |
| |
| 作者单位： | 桂林电子工业学院电子工程系CAT研究室,广西壮族自治区,桂林市,541004 |
| |
| 摘 要： | 介绍了基于IEEE1149.4混合信号测试总线标准的验证电路设计,利用复杂可编程逻辑器件(CPLD)、模拟开关ADG202A和电压比较器LM3¨等器件,实现了该标准所定义的测试结构.它的设计与可观性实验及可控性实验验证了标准的有效性,对于今后推广标准在混合信号芯片中的应用将起到积极的作用.
|
| 关 键 词： | IEEE1149.4标准 边界扫描 验证电路 电路测试 |
| 修稿时间： | 2004年5月21日 |
Design of the Verification Circuit Based on IEEE 1149.4 Standard |
| |
| Liu Hualin,Lei Jia,Yan xuelong.Design of the Verification Circuit Based on IEEE 1149.4 Standard[J].Electronic Engineer,2004,30(9):10-13. |
| |
| Authors: | Liu Hualin Lei Jia Yan xuelong |
| |
| Abstract: | |
| |
| Keywords: | IEEE 1149 4 standard boundary scan verification circuit circuit test |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
