基于多层级模拟的压接型IGBT器件短路失效机理分析EI北大核心CSCD |
| |
引用本文: | 李辉,余越,姚然,赖伟,向学位,李金元.基于多层级模拟的压接型IGBT器件短路失效机理分析EI北大核心CSCD[J].中国电机工程学报,2023(6):2392-2403. |
| |
作者姓名: | 李辉 余越 姚然 赖伟 向学位 李金元 |
| |
作者单位: | 1.输配电装备及系统安全与新技术国家重点实验室(重庆大学)400044;2.全球能源互联网研究院有限公司102209; |
| |
基金项目: | 国家自然科学基金-国家电网有限公司智能电网联合基金资助(U1966213);中央高校基本业务费资助(2021CDJQY-053);先进输电技术国家重点实验室开放基金项目(GEIRI-SKL-2021-003)。 |
| |
摘 要: | 压接型绝缘栅双极晶体管(press pack insulated gate bipolar transistor,PP-IGBT)器件具有功率密度高、短路失效等优势,已被广泛应用于柔性直流输电换流阀中。现有压接型IGBT器件短路失效研究主要基于宏观测试结果,难以揭示由微观材料失效诱发器件短路失效的机理,该文基于圧接型IGBT器件短路测试结果,提出压接型IGBT器件短路失效机理的多层级模拟方法。首先,搭建短路冲击实验平台,基于短路实验获取失效发生条件与失效芯片;其次,建立压接型IGBT宏观器件——介观元胞模型,研究圧接型IGBT器件短路失效时器件–元胞复合应力变化规律;最后,建立微观元胞铝–硅界面分子动力学模型,分析短路失效发生条件,揭示短路失效机理,并提出芯片失效部位相对概率分布。结果表明,短路工况下芯片靠近栅极的有源区边角是最容易发生失效的薄弱区域,铝、硅材料失效是导致压接型IGBT器件短路失效的直接原因。
|
关 键 词: | 压接型绝缘栅双极晶体管器件 短路失效 多层级模拟 失效机理 |
本文献已被 维普 等数据库收录! |
|