| 2.5Gb/s0.35μm CMOS时钟恢复芯片 |
| |
| 引用本文： | 盛志伟,王志功,王欢,冯军. 2.5Gb/s0.35μm CMOS时钟恢复芯片[J]. 现代电子技术, 2004, 27(5): 93-96 |
| |
| 作者姓名： | 盛志伟 王志功 王欢 冯军 |
| |
| 作者单位： | 东南大学,射频与光电集成电路研究所,江苏,南京,210096 |
| |
| 基金项目： | 国家 8 63计划光电子主题项目 ( 2 0 0 1 AA31 2 0 1 0 ) |
| |
| 摘 要： | 介绍了基于0．35μm CMOS工艺的2．5Gb／s时钟恢复电路设计。根据工艺特点，电路采用倍频器加全模拟镇相环蛄构。模拟表明，电路能工作在2．5Gb／s速率上，镇定范围达到100MHz，5V电压供电下功耗小于330mW。
|
| 关 键 词： | 时钟恢复 镇相环 倍频器 CMOS |
| 文章编号： | 1004-373X(2004)05-093-03 |
| 修稿时间： | 2003-11-10 |
2.5Gb/s0.35μm CMOS Clock Recovery IC |
| |
| SHENG Zhiwei,WANG Zhigong,WANG Huan,FENG Jun. 2.5Gb/s0.35μm CMOS Clock Recovery IC[J]. Modern Electronic Technique, 2004, 27(5): 93-96 |
| |
| Authors: | SHENG Zhiwei WANG Zhigong WANG Huan FENG Jun |
| |
| Abstract: | |
| |
| Keywords: | clock recovery phaselocked loop frequency multiplier CMOS |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
