| 8B/10B编码器的设计及实现 |
| |
| 引用本文： | 李宥谋. 8B/10B编码器的设计及实现[J]. 电讯技术, 2005, 45(6): 26-32 |
| |
| 作者姓名： | 李宥谋 |
| |
| 作者单位： | 西安邮电学院,专用集成电路设计中心,陕西,西安,710061 |
| |
| 基金项目： | 国家科技攻关项目;中国科学院资助项目 |
| |
| 摘 要： | 本文介绍了8B/10B编码技术,提出了一种简单、实用的8B/10B编码器的实现方法,并且采用Verilog语言设计了一种通用的软核。通过在FPGA器件上进行测试,电路稳定、可靠,可直接嵌入到需要8B/10B编码功能的收发器电路中。
|
| 关 键 词： | 串行数据传输 8B/10B编码 极性偏差(RD) Verilog语言 |
| 文章编号： | 1001-893X（2005）06-0026-07 |
| 收稿时间： | 2004-12-25 |
| 修稿时间： | 2004-12-25 |
Design and Realization of an 8B/10B Encoder |
| |
| LI You-mou. Design and Realization of an 8B/10B Encoder[J]. Telecommunication Engineering, 2005, 45(6): 26-32 |
| |
| Authors: | LI You-mou |
| |
| Abstract: | This paper introduces 8B/10B encoding technique,and puts forward a simple and practical realization method of an 8B/10B encoder.Furthermore,a versatile soft-core designed with Verilog is presented. It is tested to be stable and reliable by FPGA devices,and can be directly embedded in transceiver circuit with 8B/10B encoding function. |
| |
| Keywords: | Serial data transmission 8B/10B encoding Rrunning disparity(RD) Verilog language |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《电讯技术》浏览原始摘要信息 |
|
点击此处可从《电讯技术》下载全文 |
