| 基于FPGA的简易误码测试系统的设计与实现 |
| |
| 引用本文： | 古志强,石春和,贾盼恩. 基于FPGA的简易误码测试系统的设计与实现[J]. 计算机测量与控制, 2010, 18(11) |
| |
| 作者姓名： | 古志强 石春和 贾盼恩 |
| |
| 摘 要： | 设计了基于FPGA的简易误码测试系统,在充分利用伪随机测试码m序列的规律和FPGA设计的灵活性的基础上,自行设计了发送模块和接收模块,其中重点设计了接收模块中的时钟同步子模块、帧同步和误码检测子模块;先介绍了误码测试系统的基本工作原理、基本架构,再分析主要功能模块的的结构和实现方法,最后在Quartus Ⅱ 6.0上进行时序仿真,并在Altera公司的EPF10K20TC144-4进行实验,能正确累计误码个数;实验结果验证了设计的有效性.
|
| 关 键 词： | 误码测试系统 时钟同步 帧同步 m序列 FPGA |
Design and Implementation of BER Test System Based on FPGA |
| |
| Gu Zhiqiang,Shi Chunhe,Jia Panen. Design and Implementation of BER Test System Based on FPGA[J]. Computer Measurement & Control, 2010, 18(11) |
| |
| Authors: | Gu Zhiqiang Shi Chunhe Jia Panen |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
