首页 | 本学科首页   官方微博 | 高级检索  
     

光存储RS译码器设计与译码速度分析
引用本文:张金,熊剑平,马骋.光存储RS译码器设计与译码速度分析[J].光电子.激光,2006,17(7):779-782.
作者姓名:张金  熊剑平  马骋
作者单位:清华大学精密测试技术及仪器国家重点实验室,北京,100084
基金项目:国家高技术研究发展计划(863计划)
摘    要:比较了reed-solomon(RS)译码的Berlekamp-Massey(BM)算法和Euclidean算法的运行速度,并选择BM算法设计了满足36Mbps数据传输率(D豫)的RS译码器。针对现有几种光盘的DTR,进一步分析了光存储中RS译码速度的要求,并对译码中的有限域乘法器做了仿真。该乘法器在工作频率为50MHz的FPGA芯片中工作正常,可以满足光盘的DTR要求。

关 键 词:RS码  BM迭代算法  Euclidean迭代算法  有限域乘法器
文章编号:1005-0086(2006)07-0779-04
收稿时间:2005-10-03
修稿时间:2005-10-032006-01-13

Design and Speed Analysis for an Optical Storage RS Decoder
ZHANG Jin,XIONG Jian-ping,MA Cheng.Design and Speed Analysis for an Optical Storage RS Decoder[J].Journal of Optoelectronics·laser,2006,17(7):779-782.
Authors:ZHANG Jin  XIONG Jian-ping  MA Cheng
Affiliation:State Key Laboratory of Precision Measurement Technology and Instrument, Tsinghua University, Beijing 100084 ,China
Abstract:After a comparison of the speed of Berlekamp-Massey(BM) algorithm to that of Euclidean algorithm,BM algorithm is selected to design a reed-solmon(RS) decoder,whose can reach 36 Mbps.Furthermore,according to the data transfer rate(DTR) of third generation discs,this paper analyzes the minimum speed for RS decoding and simulates the finite field multiplier in RS decoding.Operating at clock speed of 50 MHz in FPGA,the multiplier can meet the demand of DTR.
Keywords:reed-solomon(RS) code  Berlekamp-Massey(BM) iterative algorithm  Euclidean iterative algorithm  finite field multiplier
本文献已被 CNKI 维普 万方数据 等数据库收录!
点击此处可从《光电子.激光》浏览原始摘要信息
点击此处可从《光电子.激光》下载全文
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号