|
|||||
|
|
| 一种自主可控DSP用的定时器硬件设计 | |
| 作者姓名： | 马强 周乐 |
| 摘 要： | 本文介绍了 一种自主可控DSP用的定时器设计,该定时器属于DSP的慢速外设的一部分,通过APB总线和DSP内核相连,该定时器为64位定时器,也可分为2个32位定时器使用,主要有时钟模式和脉冲模式,时钟周期和脉冲宽度是可调的. |
| 关 键 词： | DSP 定时器 中断 |
|
||||||||||||||
|
||||||||||||||
|
||||||||||||||
|
|
|
|
| 设为首页 | 免责声明 | 关于勤云 | 加入收藏 |
|
Copyright©北京勤云科技发展有限公司 京ICP备09084417号 |