| ASIC物理设计中的时钟树综合优化研究 |
| |
| 引用本文： | 潘静,吴武臣,侯立刚,彭晓宏.ASIC物理设计中的时钟树综合优化研究[J].微电子学,2011,41(6):872-875. |
| |
| 作者姓名： | 潘静 吴武臣 侯立刚 彭晓宏 |
| |
| 作者单位： | 北京工业大学电子信息与控制学院集成电路与系统集成实验室,北京,100124 |
| |
| 基金项目： | 国家自然科学基金资助项目(60976028) |
| |
| 摘 要： | 以一款基于HJTC 0.18μm工艺的YAK SOC芯片为例,根据其时钟结构,提出一种能有效减小时钟偏移的方法,该方法通过在门级将时钟根节点分解成若干伪时钟源实现.基于该方法,采用布局布线工具,对YAK SOC芯片进行时钟树综合,得到了较好的效果.给出了一种采用缓冲器和反相器相结合构建时钟树以降低时钟树功耗的方法.通过...
|
| 关 键 词： | 深亚微米 专用集成电路 片上系统 时钟偏移 时钟树综合 |
Optimization of Clock Tree Synthesis in Physical Design of ASIC's |
| |
| PAN Jing
,
WU Wuchen
,
HOU Ligang
,
PENG Xiaohong.Optimization of Clock Tree Synthesis in Physical Design of ASIC's[J].Microelectronics,2011,41(6):872-875. |
| |
| Authors: | PAN Jing WU Wuchen HOU Ligang PENG Xiaohong |
| |
| Affiliation: | PAN Jing,WU Wuchen,HOU Ligang,PENG Xiaohong(VLSI & System Laboratory,College of Electronic Information and Control Engineering,Beijing Univ.of Technology,Beijing 100124,P.R.China) |
| |
| Abstract: | |
| |
| Keywords: | Deep submicron ASIC SOC Clock skew Clock tree synthesis(CTS) |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
