| 衬底寄生电阻对高压器件ESD性能的影响 |
| |
| 引用本文： | 林丽娟,喻钊,韩山明,蒋苓利,张波. 衬底寄生电阻对高压器件ESD性能的影响[J]. 微电子学, 2011, 41(5) |
| |
| 作者姓名： | 林丽娟 喻钊 韩山明 蒋苓利 张波 |
| |
| 作者单位： | 电子科技大学电子薄膜与集成器件国家重点实验室,成都,610054 |
| |
| 基金项目： | 国家自然科学基金资助项目(60906038) |
| |
| 摘 要： | 随着高压集成电路的广泛应用,高压器件的ESD性能越来越受广大设计者的重视。从理论上分析了衬底寄生电阻对高压LDMOS器件ESD特性的影响,采用几种结构,对上述参数进行优化,并在0.35μm BCD工艺下进行流片试验。测试结果表明,优化衬底电阻可以有效地提高器件的ESD泄放能力,最优结构的二次击穿电流由原始器件的0.75A增大到3.3A。
|
| 关 键 词： | ESD 高压器件 衬底寄生电阻 |
Effects of Substrate Parasitic Resistance on ESD Performance of High-Voltage Device |
| |
| LIN Lijuan,YU Zhao,HAN Shanming,JIANG Lingli,ZHANG Bo. Effects of Substrate Parasitic Resistance on ESD Performance of High-Voltage Device[J]. Microelectronics, 2011, 41(5) |
| |
| Authors: | LIN Lijuan YU Zhao HAN Shanming JIANG Lingli ZHANG Bo |
| |
| Affiliation: | LIN Lijuan,YU Zhao,HAN Shanming,JIANG Lingli,ZHANG Bo(State Key Laboratory of Electronic Thin Films and Integrated Devices,Univ.of Elec.Sci.and Technol.of China,Chengdu 610054,P.R.China) |
| |
| Abstract: | |
| |
| Keywords: | ESD High-voltage device Substrate parasitic resistance |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
