| 总线功能模型在集成电路功能验证中的设计和应用 |
| |
| 引用本文： | 杜旭,夏晓菲,赵宇.总线功能模型在集成电路功能验证中的设计和应用[J].微电子学与计算机,2004,21(5):130-133. |
| |
| 作者姓名： | 杜旭 夏晓菲 赵宇 |
| |
| 作者单位： | 华中科技大学电子与信息工程系,湖北,武汉,430074 |
| |
| 基金项目： | 基与美国combrio公司合作项目 |
| |
| 摘 要： | 随着集成电路的设计规模不断增大，功能验证逐渐成为整个设计过程中的瓶颈。文章在对传统的验证方法进行分析的基础上，介绍了使用总线功能模型的验证方法，并对总线功能模型设计的策略和方法进行了探讨。
|
| 关 键 词： | 总线功能模型 验证 DUT BFL |
| 文章编号： | 1000-7180(2004)05-130-04 |
| 修稿时间： | 2003年8月11日 |
BFM Design and Implementation in ASIC Functional Verification |
| |
| DU Xu,XIA Xiao,fei,ZHAO Yu.BFM Design and Implementation in ASIC Functional Verification[J].Microelectronics & Computer,2004,21(5):130-133. |
| |
| Authors: | DU Xu XIA Xiao fei ZHAO Yu |
| |
| Abstract: | As the ASIC design size increases, the chip verification is one of the most important phase of the pre-silicon design phase to ensure that the product is bug free. Abstract the signal level interface with DUT with BFM is a efficient method to decrease the testbench design complexity and improve the reusability. The paper discuss about the methods to effectively design and implement BFM in testbenches to improve the verification performance. |
| |
| Keywords: | BFM verification DUT BFL |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
