| 针对MUX-LUT混合结构的FPGA工艺映射算法研究 |
| |
| 引用本文： | 温宇杰,童家榕. 针对MUX-LUT混合结构的FPGA工艺映射算法研究[J]. 计算机辅助设计与图形学学报, 2004, 16(1): 98-104 |
| |
| 作者姓名： | 温宇杰 童家榕 |
| |
| 作者单位： | 复旦大学专用集成电路与系统国家重点实验室,上海,200433;复旦大学专用集成电路与系统国家重点实验室,上海,200433 |
| |
| 基金项目： | 国家自然科学基金 (60 0 760 14 )，高等学校博士点专向基金(2 0 0 0 0 2 462 3 )，Synopsys公司资助 |
| |
| 摘 要： | 针对具有MUX-LUT混合结构的FPGA芯片，提出一种对其进行工艺映射的面积优化映射算法．该算法的内容包括逻辑门电路到MUX网络的转换方法，MUX网络到FPGA芯片逻辑单元的映射方法．文中算法采用模式匹配的方法除去电路中的冗余MUX，以减少映射结果的面积开销．应用测试电路分别对该算法和Xilinx的Foundation系统对XC4003E芯片的工艺映射结果进行了比较测试，并给出了测试结果。
|
| 关 键 词： | 工艺映射 算法 逻辑综合 现场可编程门阵列 |
Technology Mapping Algorithm for FPGA with MUX-LUT Mixed Architecture |
| |
| Wen Yujie Tong Jiarong. Technology Mapping Algorithm for FPGA with MUX-LUT Mixed Architecture[J]. Journal of Computer-Aided Design & Computer Graphics, 2004, 16(1): 98-104 |
| |
| Authors: | Wen Yujie Tong Jiarong |
| |
| Abstract: | An algorithm for doing area-optimal technology mapping for FPGA based on MUX-LUT mixed logic cell structure is presented. The algorithm composes mainly of a conversion from circuit of logic gates to MUX networks and a mapping from MUX networks to logic cells. The algorithm uses pattern-matching method to remove redundant MUX in order to reduce the area cost of the mapping result. We compared our algorithm with that used in Xilinx TM Foundation TM system by a set of benchmark circuits. The comparison result is also presented. |
| |
| Keywords: | technology mapping algorithm logic synthesis field programmable gate array |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
