| 用Verilog-HDL设计数字逻辑系统 |
| |
| 引用本文： | 马朝,李颖,杨明.用Verilog-HDL设计数字逻辑系统[J].计算机工程,2000,26(12):110-112. |
| |
| 作者姓名： | 马朝 李颖 杨明 |
| |
| 作者单位： | 上海交通大学信息检测技术与仪器系,上海 200030 |
| |
| 摘 要： | 介绍硬件描述语言Verilog-HDL。通过与传统的数字逻辑系统的设计方法进行比较，展现了硬件描述语言Verilog-HDL设计数字逻辑电路的优越性。
|
| 关 键 词： | 数字逻辑系统 Verilog－HDL 数字电路 设计 |
| 文章编号： | 1000-3428(2000)12-0110-03 |
| 修稿时间： | 2000年5月8日 |
Design Digital Logic Circuit by Verilog - HDL |
| |
| MA Chao,LEE Ying,YANG Ming.Design Digital Logic Circuit by Verilog - HDL[J].Computer Engineering,2000,26(12):110-112. |
| |
| Authors: | MA Chao LEE Ying YANG Ming |
| |
| Abstract: | |
| |
| Keywords: | Vcrilog HDL |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
