| 高速MIMO解调器的FPGA实现 |
| |
| 引用本文： | 浦索明,罗汉文,樊迅. 高速MIMO解调器的FPGA实现[J]. 电讯技术, 2006, 46(6): 90-93 |
| |
| 作者姓名： | 浦索明 罗汉文 樊迅 |
| |
| 作者单位： | 上海交通大学,电子工程系,上海,200240;上海交通大学,电子工程系,上海,200240;上海交通大学,电子工程系,上海,200240 |
| |
| 基金项目： | 国家自然科学基金;国家高技术研究发展计划(863计划) |
| |
| 摘 要： | 研究了高速多入多出（MIMO）解调器的实时实现，并且基于一种与信道译码器联合迭代的MIMO检测算法，提出了高效可行的FPGA实现方案。仿真分析和实验表明，硬件实现的性能与理论性能接近。完全可应用于新一代移动通信系统中完成高速MIMO解调的任务。
|
| 关 键 词： | B3G 垂直-贝尔实验室分层空时码 多入多出 解调器 FPGA |
| 文章编号： | 1001-893X（2006）06-0090-04 |
| 收稿时间： | 2006-02-21 |
| 修稿时间： | 2006-02-212006-06-20 |
Implementation of a High Rate MIMO Demodulator with FPGAs |
| |
| PU Suo-ming,LUO Han-wen,FAN Xun. Implementation of a High Rate MIMO Demodulator with FPGAs[J]. Telecommunication Engineering, 2006, 46(6): 90-93 |
| |
| Authors: | PU Suo-ming LUO Han-wen FAN Xun |
| |
| Affiliation: | Department of Electronic Engineering, Shanghai Jiaotong University, Shanghai 200030, China |
| |
| Abstract: | The implementation of a MIMO demodulator is investigated. An effective and feasible implementation with FPGAs based on a Turbo MIMO detection algorithm is developed. Analysis and simulation shows that the BER performance of FPGA implementation is very close to that of theoretic model. This MIMO demodulator can meet high date rate requirement in next - G systems. |
| |
| Keywords: | B3G FPGA |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《电讯技术》浏览原始摘要信息 |
|
点击此处可从《电讯技术》下载全文 |
