|
|||||
|
|
| H．264／AVC帧间预测关键技术的研究与硬件实现 | |
| 引用本文： | 孙士雄.H．264／AVC帧间预测关键技术的研究与硬件实现[J].有线电视技术,2010,17(1):45-48,51. |
| 作者姓名： | 孙士雄 |
| 作者单位： | 同济大学 |
| 摘 要： | 本文在深入学习理解H．264帧间预测原理的基础上，采用四段流水结构来实现整个帧间预测过程。以Verilog HDL语言完成寄存器级设计，并分析了各个模块，针对参考像素的重复使用性，采用了一种Cache结构来进行缓存。并对分像素预测依据H．264标准设计了一种并行内插运算电路。通过Modelsim的功能仿真和Design Compiler的综合。证明该电路是正确的。能够满足4：2：0制式下16CIF格式图片30fps（帧／秒）的实时解码处理需求。 |
| 关 键 词： | H．264 Cache 内插运算 帧间预测 |
Research and Implementation of Inter-Prediction in H.264/AVC |
|
| Abstract: | |
| Keywords: | H 264 Cache |
| 本文献已被 维普 万方数据 等数据库收录！ | |