| 微处理器浮点IP核集成设计 |
| |
| 引用本文： | 赵勇,张盛兵,王党辉. 微处理器浮点IP核集成设计[J]. 微电子学与计算机, 2006, 23(7): 129-133 |
| |
| 作者姓名： | 赵勇 张盛兵 王党辉 |
| |
| 作者单位： | 西北工业大学航空微电子中心,陕西,西安,710072 |
| |
| 摘 要： | 探讨了一个可靠性高，通讯代价低的浮点IP集成方案。浮点运算IPFXU采用80bit扩展精度,支持i960mc的浮点指令集。为了在兼容X86指令集的32bit处理器系统中，实现IP核的集成，精心设计了耦合单元（FIU），以完成数据请求的拆分，指令匹配，数据的打包、卸包和处理器的同步控制。
|
| 关 键 词： | 浮点IP 耦合单元 集成 |
| 文章编号： | 1000-7180(2006)07-005 |
| 收稿时间： | 2005-09-19 |
| 修稿时间： | 2005-09-19 |
The Integration of Floating Point IP in Microprocessor Design |
| |
| ZHAO Yong,ZHANG Sheng-bing,WANG Dang-hui. The Integration of Floating Point IP in Microprocessor Design[J]. Microelectronics & Computer, 2006, 23(7): 129-133 |
| |
| Authors: | ZHAO Yong ZHANG Sheng-bing WANG Dang-hui |
| |
| Abstract: | A floating point computing unit IP FXU is integrated in the 32bit embedded microprocessor amec86. For coupling the IP and supporting the 80bit extended_real computing , FIU is designed to split memory access,transform the format of instructions and datas,and synchronize the floating point unit with other units. |
| |
| Keywords: | Floating point IP Coupling unit Integration |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
