| 基于FPGA实现的数字钟设计 |
| |
| 引用本文： | 徐大诏. 基于FPGA实现的数字钟设计[J]. 信息技术, 2009, 33(12): 101-104 |
| |
| 作者姓名： | 徐大诏 |
| |
| 作者单位： | 江苏财经职业技术学院电子工程系,淮安,223003 |
| |
| 摘 要： | 为了提高开发的效率,缩短其开发的时间,设计师逐渐转向可编程逻辑器件的开发。文章介绍了应用FPGA采用自顶向下的方法来设计数字钟的方案。设计时,首先用VHDL语言编写各个功能模块,分别在QuartusⅡ开发环境下编译、仿真,然后再用顶层文件将各功能模块连接起来,最后在实验箱上进行测试,证实该设计方法切实可行。
|
| 关 键 词： | FPGA 自顶向下 数字时钟 VHDL语言 QuartusⅡ |
Digital clock design based on FPGA |
| |
| XU Da-zhao. Digital clock design based on FPGA[J]. Information Technology, 2009, 33(12): 101-104 |
| |
| Authors: | XU Da-zhao |
| |
| Abstract: | |
| |
| Keywords: | FPGA |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
