一种大电流DDR终端线性稳压器的设计

设计了一款可吐纳3 A大电流的跟踪终端线性稳压器。该稳压器采用双电源供电,降低了芯片的功耗。内部误差放大器采用轨到轨输入结构设计,拓展了稳压器输入共模电压范围;同时采用跨导线性环电路结构和简单补偿电路结构的设计,使其在负载突变时提供快速的负载瞬态响应,减小输出过冲。输出级上下功率管采用NMOS推挽式输出,可提供1 A/2 A/3 A的大电流,极大提高了稳压器的带载能力。该稳压器能够满足DDRⅠ/Ⅱ/Ⅲ和低功耗DDRⅢ/Ⅳ总线终端对电源供应的要求。采用华虹0.35μm工艺流片,在两个输入电压V_(IN)、V_(LDOIN)分别为5 V、2.5 V条件下进行测试,输出/吸收3 A负载电流时,输出稳定在1.25 V。