Burg频谱估计算法的硬件加速方法研究

基于Burg算法的现代谱估计相对于基于FFT算法的经典谱估计,具有更好的实时性和频率分辨率。然而Burg算法中需要的大量迭代运算,降低了实时系统的性能。为进一步提高频谱估计的速度,提出一种Burg算法的硬件加速方法。该方法以高性能FPGA为平台,遵循并行计算的思想,根据Burg算法的特点,巧妙的利用FPGA内部的DSP资源和RAM处理数学运算与存储器管理两大核心问题。通过在速度和面积上的折中优化系统性能。实验结果表明,该加速方法能较为准确的估计出脉冲编码雷达中目标物体的多普勒频偏。通过进行比较发现,该方法提高了系统的运算速度和性能。

Research on hardware acceleration method for Burg spectrum estimation algorithm